基于EDA的数字频率计的设计本设计主要采用硬件描述语言(VHDL语言)，实现了数字频率计在现场可编程门阵列FPGA上的检测频率的功能。本设计分为五个模块来进行设计：分频模块，控制模块，计数模块，解码模块和量程主动切换模块。并且各模块均符合电子计数式频率计的设计原理和基本功能，我们对各模块分别使用VHDL语言编程，实现闸门控制电路，计数电路，锁存电路和显示电路等。基于FPGA器件的数字频率计，用FPGA器件组织各体系架构，由硬件电路来实现其所有的算法，很大程度的提高了系统的可靠性。该频率计不但可以测量三角波、方波、正弦波、尖角脉冲信号和其它的具有周期性的信号的频率，还可以把这些信号的周期测量出来。频率是产品的重要特性，在实际应用中十分重要，所以在测量物理量的过程中数字频率计常常会被用到。
关键词：数字频率计；FPGA；VHDL；EDA
*若需了解更多与协助请咨询↓→[电脑QQ][手机QQ]【数据协助】
